Laporan Akhir 2 M3

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

        Alat dan Bahan (Modul De Lorenzo)

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

        

        

Alat dan Bahan (Proteus)

1.  IC J-K Flip Flop (74LS112)

Tabel Kebenaran J-K Flip Flop

Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

          2. Power DC

         3. Switch (SW-SPDT)

         4.  Logicprobe atau LED

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

     

Pada percobaan ketiga ini kita mengguanakan 2 jenis IC yang berbeda dengan kodnisi setelah outputan pada kedua ic ditambahkan dioda dengan arah yang terbalik sehingga pada rangkaian percobaan 3 ini dioda yang terbalik ini mempengaruih led yang diharapkan akan menyala karena prinsip dioda tersebut penyearah dan diletakan terbalik ia menjadi reverse bias dimana tidak bisa menyalurkan arus listrik, sedangkan nantinya led pada rangkaian diatas bisa hidup jikadioda tersebut digantikan dengan resistor, nantinya saat pengambilan data komponen akan dirubah menjadi seven segmen dan akan terlihat kedua ic akan menghasilkan rise time dan fall time dimana ic pertama akan fall time dari 15-0 dan 9-0 dan ic kedua akan rise time dari 0-15 dan 0-9

 5. Video Rangkaian [Kembali]

6. Analisa [Kembali] 

1. output dari perbedaan IC ini ialah sinyal outputan yang akan diberikannya karena kedua IC akan berkebalikan outputnya dimana yang satu akan menunjukan ise time dan yang kedua akan fall time bergantian

2. Ada beberapa perbedaan yang ditemui pada percobaan ini pada percobaan inipada 3A situasi 4 nya merupakan fall time 15-0 dan 9-0 berbanding terbalik dengan 3b ketika no 4 diaplikasikan outpu menjadi off dan no 5 adalah fall time 15-0 dan juga kondisi ise time terjadi pada no 6 dimana 0-15 dan 0-9

3. Penambahan gerbang OR

Penambahan gerbang OR juga merujuk pada soal no 2 disaat penambahan OR maka sinyal clock dihilangkan yang berakibat pada perbedaan kondisi rise time dan fall time pada rangkaian itu sendiri 

        

7. Link Download [Kembali]

➤Download HTMLklik disini

➤Download Simulasi Rangkaianklik disini

➤Download Video Praktikumklik disini

➤Download Datasheet LEDklik disini

➤Download datasheet IC 74192 dan 74193klik disini

➤Download datasheet Switchklik disini