Tugas Pendahuluan M2
Tugas Pendahuluan Modul 2
(Percobaan 1 Kondisi 19 & 2 kondisi 22)
Kondisi : Percobaan 1 Kondisi 19
. Buatlah
rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1
dengan ketentuan input B0=1, B1=dont care, B2=don’t care, B3=don’t care,
B4=don’t care, B5=0, B6=don’t
care led diganti logicprobe
Percobaan 2 Kondisi 22
Buatlah rangkaian
T flip flop seperti pada gambar pada percobaan 2 dengan
ketentuan input B0=0, B1=0, B2=don’t care
2. Gambar Rangkaian Simulasi [Kembali]
Percobaan 1 kondisi 19
.png)
Percobaan 2 kondisi 22
.png)
3. Video Simulasi [Kembali]
Percobaan ini merupakan percobaan 1 kondisi 19 dimana :
Gambar rangkaian di atas merupakan gambar rangkaian J-K Flip Flop dan D Flip Flop dengan ketentuan B0=1, B1=0, B2=1, B3=don't care, B4= don't care, B5=0, B6=don't care. Flip flop merupakan rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi.
↠Pada gambar rangkaian di atas, tepatnya pada bagian J-K flip flop di sebelah kanan, terlihat bahwa untuk kaki R (reset) dihubungkan ke B0, dan bernilai 0. Untuk kaki S (set) dihubungkan ke B1 dimana untuk nilainya sendiri adalah 1. Untuk kaki J dihubungkan ke B2 dengan nilai 1, untuk clk dihubungkan ke B3 dimana posisi clock disini adalah aktif low, dimana dia akan aktif jika bernilai 0. Selanjutnya, untuk kaki K dihubungkan ke B4 dengan nilai1. Untuk mensimulasikan rangkaian ini, hal yang harus diperhatiakn adalah posisi clocknya, apakah dia aktif high atau aktif low. Berhubung dia aktif low, maka rangkaian ini akan aktif pada inputan bernilai 0. Dapat dilihat bahwa seperti yang sudah dijelaskan sebelumnya, bahwa yang bernilai 0 adalah di kaki S, sehingga S menjadi aktif. Dengan aktifnya S ini, maka membuat outputnya bernilai 1 yaitu pada bagian Q, sedangkan untuk Q' bernilai kebalikan dari Q yaitu 0. Sedangkan untuk J dan K, dia tidak aktif karena dia berlogika 1, sedangkan syarat dia aktif berdasarkan clocknya tadi adalah 0. Jadi yang berperan penting disini adalah S dan K karena inputan S bernilai 0 yang membuat dia aktif, sehingga untuk keluarannya bernilai 1 untuk Q dan 0 untuk Q'.
↠Selanjutnya, adalah rangkaian D flip flop yang terletak pada bagian sebelah kiri. Untuk D flip flop, bagian B5 dihubungkan ke kaki D, dimana input yang diberikan adalah bernilai 0. Kemudian B6 dihubungkan ke clock dimana nilainya adalah 1. Kita mengetahui bahwa sebelumnya, rangkaian ini akan aktif jika berada pada kondisi low, dimana inputnya bernilai 0. Dan yang bernilain 0 pada inputan disini adalah S dan D. Disini yang paling diperhitungkan sekali adalah kondis S dan R nya, sehingga untuk hasil output yang dihasilkan, dominan diambil dan didasari pada S, karena dia bernilai 0. Untuk menandakan dia aktif adalah dihasilkannya output yang bernilai 1. Dimana untuk outputnya sendiri bernilai Q=1 dan untuk Q'=0.
↠Jadi dapat disimpulkan bahwa, pada kondisi ini terlihat bahwa untuk rangkaiannya akan aktif pada kondisi low (aktif low). Sehingga untuk input yang bernilai 0 akan aktif, sehingga terlihat nantinya output yang dihasilkan bernilain 1, yaitu Q=1, sedangkan untuk komplemennya sendiri bernilai 0, yaitu Q'=0.
Percobaan 2 konsisi 22
Gambar rangkaian di atas merupakan jenis rangkaian T flip flop. T Flip-flop atau flip-flop toggle adalah flip-flop J-K yang kedua masukannya (J dan K) digabungkan menjadi satu sehingga hanya ada satu jalan masuk. Karakteristik dari flip-flop ini adalah kondisi dari keluaran akan selalu toogle atau selalu berlawanan dengan kondisi sebelumnya. Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle.
↳Pada percobaan 5 ini menggunakan rangkaian flip-flop yang fungsinya adalah untuk menyimpan data sementara. Flip-flop rangkaian percobaan terdiri dari 5 kaki input dan 2 kaki output. Kaki input R dihubungkan ke B0, S dihubungkan ke B1, J dan K dihubungkan ke VCC, kemudian clock dihubungkan ke B2, Sedangkan untuk kaki outputnya sendiri, yaitu Q dihubungkan ke kaki 5 dan Q' dihubungkan ke kaki 6. Pada percobaan ini terlihat bahwa untuk clock aktif berada pada kondisi low atau clocknya berlogika 0. Sedangkan untuk percobaan dengan kondisi yang dipilih, posisi clocknya adalah berlogika 1, sehingga untuk input pada clocknya saat ini tidak aktif. Krena clocknya tidak aktif, maka untuk output yang dihasilkan adalah 0 untuk Q, sedangkan Q' yang merupakan kebalikan dari Q bernilai 1. Jadi untuk percobaan ini, hasil outputnya adalah Q=0 dan Q'=1.
↳Tetapi, apabila clocknya kita ubah menjadi berlogika 0, maka clocknya akan aktif, sehingga peran dari toggle sendiri akan bekerja, dimana dia akan berubah dari 0 menjadi 1, kemudian dari 1 berubah menjadi nol.
➤Download HTMLklik disini
➤Download Simulasi Rangkaianklik disini
➤Download Video Praktikumklik disini
Tidak ada komentar:
Posting Komentar